Tato práce se zabývá návrhem zařízení IO-Link Tester pro testování vlastností signálu IO-Link komunikace. Zařízení je realizováno pomocí FPGA čipu na platformě Altera. Účelem zařízení je monitorovat IO-Link komunikaci, kontrolovat dodržování charakteristik komunikace popsané ve specifikacích a v případě chyby diagnostikovat problém a následně odeslat příslušné chybové hlášení spolu se získanými daty.